SRAM (память)

	Типы компьютерной памяти
	Энергозависимая
	DRAM (в том числе DDR SDRAM); SRAM; Перспективные T-RAM; Z-RAM; TTRAM; ; Из истории Память на линиях задержки; Запоминающая электронстатическая трубка; Запоминающая ЭЛТ; ;
	Энергонезависимая
	ПЗУ PROM; EPROM; EEPROM; ; Флеш-память; Первые разработки FRAM; MRAM; PRAM; ; Перспективные CBRAM; SONOS; RRAM; Беговая память (Racetrack); Nano-RAM; Millipede; ; Из истории Магнитный барабан; Память на магнитных сердечниках; Память на магнитной проволоке; Пузырьковая память; Память на твисторах; ;

У этого термина существуют и другие значения, см. SRAM.

Статическая оперативная память с произвольным доступом (SRAM, static random access memory) в полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние сигнала без постоянной перезаписи, необходимой в динамической памяти (DRAM). Тем не менее, сохранять данные без перезаписи SRAM может только пока есть питание, то есть SRAM остается энергозависимым типом памяти. Произвольный доступ (RAM в random access memory) в возможность выбирать для записи/чтения любой из битов (тритов) (чаще байтов (трайтов), зависит от особенностей конструкции), в отличие от памяти с последовательным доступом (SAM в sequential access memory).

[править] Двоичная SRAM

Рис. 1. Шеститранзисторная ячейка статической двоичной памяти (бит) SRAM

Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрёстно (кольцом) включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке (рис. 1.). Часто для увеличения плотности упаковки элементов на кристалле в качестве нагрузки применяют поликремниевые резисторы. Недостатком такого решения является рост статического энергопотребления.

Линия WL (Word Line) управляет двумя транзисторами доступа. Линии BL и BL (Bit Line) в битовые линии, используются и для записи данных и для чтения данных.

Запись. При подаче «0» на линию BL или BL параллельно включенные транзисторные пары (M5 и M1) и (M6 и M3) образуют логические схемы 2ИЛИ, последующая подача «1» на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.

Чтение. При подаче «1» на линию WL открываются транзисторы M5 и M6, уровни записанные в триггере выставляются на линии BL и BL и попадают на схемы чтения.

Восьмитранзисторная ячейка двоичной SRAM описана в ^[1].

Переключение триггеров через транзисторы доступа является неявной логической функцией приоритетного переключения, которая в явном виде, для двоичных триггеров, строится на двухвходовых логических элементах 2ИЛИ-НЕ или 2И-НЕ. Схема ячейки с явным переключением является обычным RS-триггером. При явной схеме переключения линии чтения и записи разделяются, отпадает нужда в транзисторах доступа (по 2 транзистора на 1 ячейку), но в самой ячейке требуются двухзатворные транзисторы.

В настоящее время появилась (!) усовершенствованная схема ^[2] с отключаемой сигналом записи обратной связью, которая не требует транзисторов нагрузки и соответственно избавлена от высокого потребления энергии при записи.

[править] Троичная SRAM

Проект троичной SRAM на трёхразрядных однозначных троичных триггерах описан в ^[3].

Один логический элемент 2ИЛИ-НЕ состоит из двух двухзатворных транзисторов, три в из шести, плюс три транзистора доступа, всего в девять транзисторов на одну трёхразрядную ячейку памяти.

[править] Преимущества

Быстрый доступ. SRAM в это действительно память произвольного доступа, доступ к любой ячейке памяти в любой момент занимает одно и то же время.
Простая схемотехника в SRAM не требуются сложные контроллеры.
Возможны очень низкие частоты синхронизации, вплоть до полной остановки синхроимпульсов.
Низкое энергопотребление.

[править] Недостатки

Невысокая плотность записи (шесть-восемь элементов на бит^[4], вместо двух у DRAM).
Вследствие чего в дороговизна килобайта памяти.

Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора. Энергия потребляется только в момент изменения информации в ячейке SRAM.

[править] Применение

SRAM применяется в микроконтроллерах и ПЛИС, в которых объём ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта время работы подпрограмм и отладка прямо на устройстве.

В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAMв™ом же делают регистры и кеш-память.

[править] См. также

[править] Примечания

в‘ http://www.citforum.ru/book/optimize/sdram.shtml Принципы функционирования SRAM. Крис Касперски
в‘ http://timeinventor.com/news.php?readmore=118 D-триггер или ячейка регистра/памяти
в‘ Троичная SRAM
в‘ Компания MoSys продаёт DRAM со встроенным контроллером под маркой 1T-SRAM, но это, естественно, не делает её SRAMв™ом.

Это заготовка статьи о компьютерах. Вы можете помочь проекту, исправив и дополнив её.
Это примечание по возможности следует заменить более точным.

[0] в‘ http://www.citforum.ru/book/optimize/sdram.shtml Принципы функционирования SRAM. Крис Касперски

[1] в‘ http://timeinventor.com/news.php?readmore=118 D-триггер или ячейка регистра/памяти

[2] в‘ Троичная SRAM

[3] в‘ Компания MoSys продаёт DRAM со встроенным контроллером под маркой 1T-SRAM, но это, естественно, не делает её SRAMв™ом.

[1]

[2]

[3]

[4]

SRAM (память)

Содержание

[править] Двоичная SRAM

[править] Троичная SRAM

[править] Преимущества

[править] Недостатки

[править] Применение

[править] См. также

[править] Примечания

Личные инструменты

Пространства имён

Варианты

Просмотры

Действия

Поиск

Навигация

Участие

Печать/экспорт

Инструменты

На других языках